台積電：AI主導未來半導體市場，A16製程＋12個HBM4設計2027年推出

台積電營運及先進封裝技術暨服務副總經理何軍表示，3DIC 是達成 AI 晶片記憶體與邏輯晶片整合的重要方式。就目前採八個小晶片整合的 2.5D CoWoS 先進封裝來說，採 A16 先進製程，加上 12 個 HBM4 高頻寬記憶體，2027 年推出。

何軍在 Semicon Taiwan 2024「3D IC / CoWoS 驅動 AI 晶片創新論壇」演講，市場估全球半導體產業 2030 年達兆美元，最重要驅動力就是 HPC 與 AI，占比達 40%，領先手機 30%、汽車 15%、物聯網與其他的 15% 與 5%。台積電 3DIC 產能已爆發式成長滿足客戶需求。何軍開玩笑說，簡報不敢列出台積電 CoWoS 成長數據，因一直被客戶追著要產能。

為什麼客戶要選擇小晶片（Chiplet）和 3DIC 的方式來做 AI 晶片，其原因就在於有較低的擁有成本與較少的設計轉移負擔。何軍舉例，如果設計是將原本的 SoC+HBM 的設計架構、轉換為小晶片與 HBM 的架構下，因為除了新設計的邏輯晶片之外，其他的 I/O、SoC 方面都可沿用舊製程的晶片，使得其量產成本將降低到 76%。即便新架構的生產成本提高 2%，但在這一來一往的情況下，達到提升 22% 擁有成本的效果。

不過，3DIC 仍然有所挑戰，其關鍵就在於如何提高產能方面。何軍強調，要能使 3DIC 能夠提高產能，其關鍵就在整個晶片的大小與製程複雜度上。先就晶片大小來說，越大晶片就能夠放下越多的小晶片在其中，達到越好的效能，但相對的製程技術就會越來越複雜，複雜度會達 3 倍，還要面臨晶片移位、斷裂、擷取失敗的風險挑戰。

為了解決這樣的風險挑戰，何軍指工具自動化與標準化、過程的控制與品質、加上 3DFabric 製造平台的幫助是三大主要關鍵。其中、在工具自動化與標準化方面，台積電的工具供應商能力是差異化的關鍵。因此，在台積電 64 家供應商加入的情況下，台積電開始有主導先進封裝工具的能力。至於，過程的控制與品質就由高解析度的 PnP 工具、加上 AI 帶動的品質管控，使台積電能有強大全面的品質管理。最後，透過 3DFabric 製造平台來整合供應鏈 1,500 種材料，達到優化效果。